# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

01-114211

(43) Date of publication of application: 02.05.1989

(51)Int.Cl.

H03K 3/037

(21)Application number : 63-234680

(71)Applicant: SGS THOMSON

MICROELECTRON INC

(22)Date of filing:

19.09.1988

(72)Inventor: POWELL JOHN N

(30)Priority

Priority number: 87 99168

Priority date: 18.09.1987


Priority country: US

# (54) ARBITER CIRCUIT RESISTANT TO NOISE

## (57)Abstract:

PURPOSE: To process a semi-stable voltage value as a logic value '0' and to propagate the value through a device by selecting a transistor(TR) in input and output circuits so that the quasi-stable output voltage value of the selected TR is lower than the quasidrip point of a succeeding circuit on a line.

CONSTITUTION: Both of an upper circuit element connected between power supply voltage and data storing terminals 202, 204 and a lower circuit element connected between the terminals 202, 204 and an earth are connected to input circuit means 300, 300' and at least one of the upper and lower circuit elements has prescribed upper and lower impedance values. Thereby each quasi-stable state has a prescribed voltage value



close not to a data storing state but to a default state. When two inputs are simultaneously started to rise, an improved arbiter circuit not to be influenced by the result of the quasi-stable state can be obtained and the semi-stable state is not propagated through the device.

## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

® 日本国特許庁(JP)

⑪特許出願公開

# ⑫公開特許公報(A) 平1-114211

@Int\_Cl.4

識別記号

**庁内整理番号** 

❷公開 平成1年(1989)5月2日

H 03 K 3/037

Z-8425-5J

審査請求 未請求 請求項の数 3 (全9頁)

**砂発明の名称**ノイズに強いアービタ回路

②特 顧 昭63-234680

**愛出 願 昭63(1988)9月19日** 

優先権主張

❷1987年9月18日❷米国(US)❸099168

の発 明 者 ジョン

· ジョン エヌ。パウエ アメリカ合衆[

アメリカ合衆国 93010 カリフオルニア カマリロ ノ ース アヴェイダー 321 スウイート 111 キユー。デ

イー。テイー内

**⑪出 顔 人 エスジーエス トムソ** 

ン マイクロエレクト

アメリカ合衆国 75006 テキサス キャロルトン エレ クトロニクス ドライブ 1310

ロニクス インク。

00代理人 弁理士 越場 隆

#### 明和一个各

- 1. 発明の名称 ノイズに強いアービタ回路
- 2. 特許請求の範囲

力信号に応答して上記の安定なデフォルト電圧状態もしくはデータ格納電圧状態の内の1つの電圧 状態を取り、また、準安定電圧状態となるように 制動されており、上配の少なくとも1つの上部及び下部の回路素子が所定の上及び下のインピーダ ンス値を有し、従って、上配準安定状態の各々が 上配データ格納状態よりも上配デフォルト状態に 近い所定の電圧値を有することを特徴とする回路。

## 特閱平 1~114211(2)

(3) 上記データ格納館子(202) が第2のラッチ回路(200)内のノードであり、上記入力回路手段(300)が該第2のラッチ回路(200) を上記デフォルト電圧状態にするクリア手及を搬え、さらに、基準電圧状態を記憶するための入力強制ラッチを備え、上記入力回路手段は、該入力強制ラッチを備え、上記入力強制ラッチ(200) との間の導過路を開き、それによって上記入力強制ラッチが上記第2のラッチ(200)を上記安定電圧状態にすることを特徴とする請求項1に記載の回路。

#### 3. 発明の詳細な説明

#### 産業上の利用分野

本発明は、概略的には、集積化された輸理回路 に関するものであり、さらに辞額には、2つの入 力の内の時間的に最初のものに応答するよう構成 されたアービタ回路に関するものである。

#### 従来の技術

交差接続されたNANDゲートによって形成さ

#### 発明が解決しようとする課題

このような回路には、固有の問題、すなわち、 2つの入力が同時に上昇し始めた時、もしくは、

- 3 **-**

どちらかの入力にノイズパルスがある時、 回路は、 部分的だけではあるが状態を切り換えるという間 があることが公知である。 この状態は、 回路のスイッチング時間と較べると長いが、 従来のパルス 幅時間と較べると短い、 不定な時間の間 統 直列 配置の次の回路は、 準安定状態に 応答して、 装置を介して 伝播されて 予期しない 結果を生じさせる 望ましくない 信号を発生させる。 また、 ラッチの 出力が発援して、 パルス列を生じさせることもある。

使って、本発明の目的は、準安定状態の結果に 影響されない改良されたアービタ回路を提供する ことにある。

### 課題を解決するための手段

すなわち、上配のラッチ等の接続された入力及び出力回路内のトランジスタは、その準安定出力 電圧の値がラインの次の回路のトリップ点より低 くなるような相対的電流容量を有するようにサイ

ズ決定され、選択される。この時、このトリップ 点は、回路がその出力信号を異なる状態に変化さ せるのに十分な入力電圧レベルである。使って、 準安定電圧値は、論理値 0 として扱われ、その結 果、装置を介して伝搬されない。

#### 実施例

第1図にアービタ回路を図示した。この回路では、入力Aと入力Bは各々NANDゲートを介して弁別器として作用するインパータに接続されており、従って、対応する各々の出力Aと出力Bの端子に接続されている。2つのNANDゲート210と220は、従来のRSラッチを形成している。

RSラッチは、入力AとBはどちらも低く、出力端子212と222はどちらも高いというクイット状態を有することが周知である。また、入力Aが高く、入力Bが低く、出力端子212が高く、出力端子222が低いという第1の安定電圧状態があることは周知である。従って、最終的な結果は、出力212が高いと入力Aが高い入力状態に対応し、出

特閣平 1-114211(3)

カ222が低いと入力Bが低い入力状態に対応する。 同様に、入力Bが高く、入力Aが低いと、出力増 子222が高く、出力端子212が低くなる。

・ 両入力AとBで電圧が、同時にすなわち回路の 応答時間内に、上昇するとき、両NANDゲート 210及び220が優位を設定するしようとする、すな わち、どちらかの入力が出力信号を制御しようと し、状態は安定しない。この「準安定」状態は、 2つの安定した電圧状態の1つ、またはクイット 状態に、短いが、不定の期間でフリップする。

従来のNANDゲートを使用すると、RSラッチの帯安定出力電圧の電圧値は従来の電源電圧である5Vとアースすなわち IVのほぼ中間である。

しかし、弁別器として動作する2つのインバータ230及び240が各々従来のRSラッチの出力212及び222に接続されている場合、準安定電圧値は、必ずしもインバータ230及び240のトリップ点の上か下の何れか一方ではない。従って、準安定状態にある時インバータの出力電圧がどうなるか前もって予測することはできない。

本発明によると、NANDゲート210及び220と一緒に使用されるトランジスタの電流容量が変更される。従って、出力増子に存在する予測できる 単安定電圧値がある。この電圧値は、弁別器のト リップ点の必ず片方の側にあるように設定される。

第2図は、第1図に回路をより詳細に示したものである。NANDゲート220は、出力ノード222とアースとの間に直列に接続されたNチャネルトランジスタ22及び26と、出力ノード222と電力供給電子との間に並列に接続された従来のPチャネルブルアップトランジスタ24と28を備える従来のCMOS(Complementary Netal Oxide Semiconductor)回路である。NANDゲート210は、ダッシュ付きの上記の同じ参照番号を付した対応するトランジスタを備えるものと同じ構造である。

単安定電圧状態が存在する時、ゲート220の出力増子222の電圧は、輪型1 (一般に5 V) と輪型0 (一般にアース) との間の中間にある彼になる。これによって、ゲート210のトランジスタ26 及び28 が交互に駆動されるが、意図されたより

- 7 **-**

も弱い。すなわち、トランジスタは完全にオンすなわち得選ではなく、完全にオフすなわち閉塞されてもいない。同様に、ゲート210の出力ノード212の中間電圧レベルによって、トランジスタ26と28が部分的にオンになる。

当業者は、容易に、電銀電圧の約半分である約 2.6 Vの所望の準安定電圧になるように出力トラ ンジスタ26、28、26 及び28 のための徒来のトラ ンジスタ幅を選択することができる。

インパータ240のPチャネルトランジスタ32とインパータ240のNチャネルトランジスタ34は、幅の比が1対4になるように構成されていた。その結果、インパータ240のトリップ点は、電力供給電圧の約半分である通常の値から電源電圧の約4分の1の値に下がった。

出力ノード212と222のクイット電圧レベルは従来論理1、すなわち、+5 Vなので、準安定状態が存在すると、出力端子212と222の電圧が約半分すなわち2.6 Vに下がる。インパータ230及び240のトリップ点が約1.3 Vに設定されているので、

**– 8** –

インパータ230及び240は準安定状態による5 Vから2.6 Vへの電圧の変化に応答しない。徒って、出力端子232及び242の電圧値は、RSラッチ内の準安定状態の存在によって影響されない。何であれ妨害が除去されると、準安定はラッチを1つもしくは他の安定出力状態にフリップするには十分ではないが、ラッチはそのクイット状態に戻る。その時、出力端子は、全く変化を示さない。妨害がラッチを1つもしくは他の一定の電圧状態にフリップするのに十分ならば、この時、入力は「正式」な入力として処理され、出力端子はその状態を反映して変化する。

もう1つの望ましくない状態は、ノイズパルスがRSラッチに入力され、それによって、出力端子がその正常値から変化するかもしくは発振する状態である。そこに問題があるために、準安定状態に達する必要はないが、電圧の変化が回路の内の他の論理装置をトリップさせるのに十分であることだけが必要である。RSラッチの下流で、正常の電源電圧とアースとの間の通路の4分の3の

特閱平 1-114211(4)4

点に接続されているインパータのトリップ点を下げる利点は、その結果、回路が通常の約5 V の電圧レベルの電源電圧の変動により影響されないようになることである。

本発明を最善の形で実施するためには、NANDゲートが電力供給の約半分のレベルであり且つインバータが従来のトリップ点からさらに離れている必要はない。NANDゲートは、準安定電圧レベルがアースに近いか、もしくは、正電源電圧レベルに近いように構成することができる。その場合、インバータもしくは次の他の論理回路が、電源電圧レベルの約半分の従来のトリップ点を有することができた。

当業者は、容易に、電源電圧がアースに対して 負であるアクチィブロー・アクティブハイ論理回 路等の他の配置にも本発明の原理を適用すること ができるであろう。

上記の説明は、回路の唯一の機能が2つの入力 A及びBの時間的に最初のものに応答することで あり、2番目の入力の対する応答については、何 であれ、全く関係していないことを仮定している。 多くの装置の配置は、どちらの入力にも応答する ことを要求している。そのような場合、入力信号 に要求を与えるか、望ましくない入力信号のため に配置を打正する回路素子を導入することが必要 である。例えば、入力 A が時間的に最初ならば、 入力 A の信号がアースに降下すると、入力 B が時間 間し、装配は入力 A にだけ応答する。入力 B が時間 間に最初の時、出力 B の信号がアースに降下す るまり、出力 B の信号がアースに降か で、、人力 A の信号がアースに降か に最初の時、出力 B の信号が現れる。

2つの入力の両方に順番に応答するという問題は、入力Aと入力Bのデータ線上に各々入力ラッチ300と300°を加えることによって解決できる。これらのラッチは、第3関に示すように、\*\*キューイングアービタ\*という名が付けられている。

入力Aの信号が時間的に最初に到途し、その後 値ぐに入力Bの信号が到途すると仮定する。フリ ップフロップ300及び300では、どちらも+5Vの

-11-

出力でラッチされる。入力Aが最初なので、アー ビタ回路Bはノード232及び234に出力信号を出力 することによって応答する。この時、ノード232は 高く、ノード234は低い。ノード232の高い信号は、 "GRABD A"という名の蒙を遭って、何であれ装置 に含まれている後段の回路に転送される。この信 号は、遅延回路235を介して遅延され、一定の時 間丁の後に輸子236 に到達する。この信号は、入 カラッチフリップフロップ300の"DONE A"端子に フィードバックされて、フリップフロップ300を クリアし、出力嫡子202を低い論理状態、すなわ ち、アースにする。この場合、回路200は反対の 状態に切り換わる。この時、ノード234は高く、 ノード232は低い。時間的に2番目の信号、すな わち、入力Bの信号は、この時、装置のほかの部 分に伝搬され、上記の方法のいずれかで処理され る。ノード234の信号は、ノード238に到途し、 フリップフロップ300 の"DORE B"蟾子に接続され、 フリップフロップ300 をクリアする。このシーケ ンスの終点で、フリップフロップ300及び300 は

- 1 2 <del>-</del>

新しい入力を受ける準備ができ、入力信号はどち らもこの装置によって供給される。

運艇線235は、装置のほかの部分からの次の入力を受けることができることを示す肯定応答信号を置き換えるができる。この場合、肯定応答信号が最小限の時間持ちこたえるように作られた設備がなければならない。本発明の特徴の1つは、遅延された入力のラッチされた信号がまたラッチをクリアにし、その結果、クリア信号がクリアする機能が完了する十分な時間の間存在することが保証されていることである。従って、クリア機能はノイズに影響されない。フリップフロップ300もしくは300・がクリア信号の始点で準安定状態にフリップしなければならないならば、クリア信号は、端子202がアースになるまで有効であるので重要でなく、この変化はアービタ200を介して転送される。

第3図は、以下に説明される2つのテッチ回路300及び30g の前にある参照番号"200" によって 示された上記のアービタ回路を示すものである。

特開平 1-114211(5)

キューイングアービタの出力及は、第1図の出力 信号(練232及び234上に表示)を一定の遅延によって遅延させて、入力ラッチ300及び300°にフィードバックされる練236及び238の信号を発生させ、ラッチをクリアし、それをデフォルト状態に再配使する遅延同路を備える。

回路300は、第4 図に詳細に図示されている。この第4 図は、回路が変形 D型フリップフロップであることを示している。この回路では、従来の入力が恒久的に+5 Vに結合されており、入力信号がクロック端子に入力される。このフリップフロップは、以下に説明するように、標準のフリップフロップラッチを変更した、参照番号320及び330の 2 つのラッチからなる。

信号間のクイット状態では、標準電圧値が、 2 つのラッチに印加されている。矢印310によって 示されており、トランジスタ312及び318を備える クリア回路を介して動作するクリア信号は、クリ ア信号が初期には高く、低い状態に切り換わる時 機能して、このクリア回路がノード30及び34に+

5 Vの信号を印加する。それに応じて、データ格 納ノードである出力ノード36は、交差接続された インパータ321及び322によってアース状態に維持 されている。入力信号が出現し、クロック信号が 高くなると、トランジスタ319は導通になり、ノ ード32はノード34に接続される。その結果、イン パータ321及び322がノード34の電圧を設定しよう と競合する。インパータ321の電流容量はインパ ータ322の電流容量より極めて高いので、ノード 32は優勢になり、ノード34は低い館になる。従っ て、ノード36は、高い値になる。ラッチ330は、 回路がクリアされるまで、ノード36を高い値に雑 持する。"DDME"信号がクリア端子に到達し、クロ ック蟾子の入力信号がなくなると、以下に説明す るように回路がクリアされる。参考までに、以下 の税明では、ノード34が+ 5 Vで、ノード36がア ースにある状態は、「デフォルト電圧」状態とさ れる。ラッチ330は、クロック囃子の入力信号に 応答して切り換わる。その結果、基準電圧を記憶 する基準ラッチ320は、ラッチ330の状態をデータ

**-15-**

状態にフリップすることができる。

入力ラッチのノイズに対する耐性は、交差接続 されたインパータ中のトランジスタを注意深くサ イズを決定することによって提供される。この交 差接続されたインパータは、2つの安定状態と1 つの単安定状態を有する正のフィードパックルー プを形成する。これは、当業者には公知のように、 この型のラッチの特性である。安定状態では、も ちろん、1つの入力が低い論理すなわち0であり、 1つの入力が高い論理すなわち1である。論理1 が低い電圧であったり、もしくは、電源電圧がア - スに対して負である装置に本発明の原理を適用 することは当業者には容易であるが、過常、低い 輪理はアースであり、高い論理は+5Vである。 ノード30、32、34、及び36の準安定電圧質は、第 4 図の円に示されており、各々、2.3 V、3.2 V、 2.4V、及び1.5Vである。第4図の右の円は、シ ーケンスで次の論理回路のトリガ点電圧を示して いる。

「ここで、第4図のフリップフロップの動作を考

-16-

えてみる。クリア線が長い間存在すると仮定する と、その結果、ノード30及び36は極めて低い(ア ース)。ノード32及び36は、高くなる(+ 5 V)。 その時、クリア線から信号が消え、アースに降下 する。国路には変化がないので、クロック信号が 高いかどうかはあまり重要ではない。従って、入 力信号が第3図の回路を介したサイクル時間より 長い時間続くかどうかは重要ではない。ノイズパ ルスがクロック線に出現したと仮定する。すると、 クロック級は+5Vからより低い電圧に降下する。 この電圧は、ラッチ320のフリップ状態のフィー ドバック路を形成するには十分でないが、準安定 平衡状態にするには十分である。この時、ノード 32は3.2Vで平衡になり、ノード38は2.3Vで平衡 になる。この3.2Vの値は、トランジスタ319を介 してノード34に伝搬される。この場合、トランジ スタ319は、短期のノイズパルスがそれをオフに するのに十分ではないので、まだオンであると考 えられる。この時、ノード34は3.2Vになる。し かし、インパータ321はそのトリップ点が3.2V以

#### 特閣平 1-114211(6)

上であるように構成されているので、インバータ321のトリップ点を越えるのに十分ではない。ラッチ320がその基準状態を回復すると、その時、ラッチ330には何も起きない。ラッチ330が反対の状態にフリップすると、ノイズバルスは、大きさの点で十分であり、遷移を引き起こし、正式な入力パルスであるとみなされる。このパルスの期間に等しい。短すぎる、すなわち、電圧が低すぎるパルスは、ラッチ320をフリップしない。フリップが起こる時は、ノード32が+5 V状態にフリップし、ラッチ330はそれに応じてフリップする。これは、正式な入力パルスに対する適切な動作である。

4

第3図に図示し、キューイングアービタとして 上記のように説明した装置は、時間的に近接して 到達した2つの入力信号を受け、格納し、また、 ラッチ内、すなわち、アービタ目路内の1つもし くは別の正のフィードバックループを準安定状態 にフリップさせる、入力敏内の変動に抵抗すると いう特性を備える。上記のように、多くの適用例では、ノイズに強いアービタユニット220だけを必要とし、入力部分よって提供されるようなキューイング特性は必要としない。

考慮すべき別の型のノイズバルスは、クロック信号が低い時出現する正のパルスである。この場合、装置はデフォルト状態にあり、クリアもクロックも低いと仮定する。正のパルスがクロック線に現れ、デフォルト状態でアースレベルであるノード32と高いノード34との間のトランジスタ319を介して導通路を形成する。このパルスは、ラッチ330に伝搬され、ラッチ330を準安定状態に降下する時、ノード36の準安定状態電圧は1.3 Vで、ラインの次の回路のトリップ点電圧より低く、次の回路は準安定状態を無視するので、効果はない。ラッチ330が状態をフリップすると、入力バルスは正式な入力パルスであると仮定される。

負になるパルスにも正になるパルスにも適した このようなノイズに強いを備えるラッチを製造す

### -19-

る際、重要なポイントは、ラッチのインパータの電流容量を正確にサイズ決定することである。サイズ決定の結果、ノード32の環安定状態は次のラッチ330のトリップ点より低く、出力増予36の準安定状態はラインの次の回路のトリップ点より低くなる。この条件は、次の回路が単安定状態をデフォルト状態であるとして処理するようにトリップ点と単安定電圧値を設定すると言い換えることができる。従って、単安定状態はデフォルト状態になると無視され、ラッチをデータ状態にするほと十分に長く続くと正式であるとみなされる。

どのような方法により、このようなCMOSインパータの電流容量を平衡にし、準安定平衡点を決め、広い範囲内で関値トリップ点を決定するかは、当業者には明らかであろう。含まれる種々のトランジスタの正確なトランジスタ幅は、もちろん、トランジスタのトランスコンダクタンスにより、すなわち、プロセスパラメータの数による。従来のCMOSプロセスでは、インバータ内のトランジスタは、第4図に示した数値によってサイ

### - 20-

ズ決定されていた。この表示では、上の数はインパータ内のPチャネルトランジスタの幅であり、下の数はNチャネルトランジスタの幅である。例えば、インパータ321では、Pチャネルトランジスタの幅は200ミクロンであり、Nチャネルトランジスタの幅は100ミクロンである。

下に2つの数字がある時は、場合によって、下もしくは上のトランジスタの幅及び長さを示している。近似値の範囲内で、トランジスタの電旋容量は、オンになるのが同じ程度ならば、その幅に比例し、これらの数字はトランジスタのサイズ決定の目安として役立つ。この情報を自分の回路数計に適用するのは、当業者には容易であろう。

### 4. 図面の簡単な説明

第1図は、「準安定安全アービタ」と名付けられた本発明のアービタ回路の1実施整様のブロック図であり;

第2回は、まだ単純化されてはいるが、第1回 の実施感機のトランジスタートランジスターロジ

## ♦関平 1-114211(7)

### ァクの詳細図であり;

第3回は、「キューイングアーピタ」と名付けられた第1回の回路に入力ラッチを付与したものの概略図であり;

第4図は、第3図に図示した入力ラッチの「変 形D型フリップフロップ」の拡大辞細図である。

## (主な参照番号)

22、26・・・Nチャネルトランジスタ

24、28・・・Pチャネルプルアップトランジスタ

32・・・Pチャネルトランジスタ

34・・・Nチャネルトランジスタ

36・・・出力端子 200・・・アーピタ回路

210, 220 · · · NANDゲート

212、222、232、242・・・出力罐子

230 、240・・・インパータ

235・・・遅延回路 236、238・・・蟾子

300、300・・・入力ラッチ

320、330・・・ラッチ

312、318、319・・・トランジスタ


321、322・・・インパータ

特許出収人 エスジーエスートムソンマイクロエレクトロニクス インク.代理人 弁理士 越場 隆

.

- 2 **4** -

- 2 3 -







FIG. 1

## **特開平 1-114211(8)**






FIG. 3

特関平 1-114211(9)

FIG.4

